瞬曜EDA亮相首届CCF Chip大会，共话超大规模数字验证如何迎战Chiplet芯时代

7月29日-31日，由中国计算机学会（CCF）主办，CCF集成电路设计专委、容错计算专委、体系结构专委、信息存储技术专委和南京江北新区管理委员会联合承办的首届中国计算机学会芯片大会（CCF Chip2022）在南京国际博览会议中心盛大召开。大会以“构建芯生态、链接芯未来”为主题，聚焦智能化时代的芯片技术。瞬曜电子科技（上海）有限公司创始人兼CEO傅勇先生受邀出席大会，深度参与「国产数字EDA工具链技术论坛」大咖分享，共话超大规模数字验证的挑战，探讨如何迎战Chiplet芯时代。

随着摩尔定律放缓，超大规模集成电路设计挑战呈指数级增长，Chiplet方法学应运而生。从某种意义上讲，不同的Chiplet就是不同功能模块的IP通过封装技术进行高速互连的集成组合。Chiplet，作为超级SoC的后续者，其设计规模会更大、功能会更多、定制化需求会更强烈。

作为推动Chiplet方法学前行路上最重要的技术之一，数字验证引擎扮演着重要角色。Chiplet在同时开发不同工艺要求、不同功能模块IP的过程中，如何更高速、更有效的进行系统级芯片验证，以保障不同IP交付和协同，是需要建立在数字验证引擎上的第一个挑战。

▶️ RTL高速仿真器SHUNSIM聚焦100Hz到10KHz技术领域

瞬曜EDA充分考虑超大规模集成电路的设计特点与验证难点，聚焦数字验证领域，于今年6月首次发布业界首款RTL高速仿真器ShunSim。ShunSim具备独特的产品定位，填补了目前市场上100Hz到10KHz的技术空白领域。在仿真容量方面，ShunSim支持超大规模集成电路设计，最高可支持百亿门级芯片设计；在仿真速度方面，ShunSim比目前市场上的主流商业仿真工具在同等运算资源下的仿真速度高出10-100倍；在分布式仿真方面，ShunSim可以充分发挥多服务器多核并行算力；在仿真能力方面，ShunSim支持Verilog、System Verilog、C++、SystemC芯粒模型的混合仿真。

Chiplet方法学的第二大挑战，来自国际和国内通用互联技术标准的建立。高性能、高良率、低成本是后摩尔时代下不同Chiplet的共同追求。随着UCIe 1.0标准的推出，明确了D2D适配层、协议层和物理层三大基本结构，然而各结构内部以及结构层之间要面临的复杂功能验证是更棘手的挑战。在Chiplet集成前，合规和完备的数字验证IP方案是确保其功能正确、性能表现优异的重要手段。

▶️ 系统级验证方案YAOVIP

为了提供更完善的验证解决方案，瞬曜EDA的曜系列产品YAOVIP应时而生。YAOVIP基于强大的通用型VIP架构，实现原生支持ShunSim、Simulation、Emulation等不同验证工具的最大复用；此外，YAOVIP还具备统一的数据库和接口标准，可以实现全芯片级层面问题的精准定位。随着前沿学术的不断探索，数字验证的完整性和敏捷性问题得到了越来越多的关注，基于此，YAOVIP可以广泛支持SystemVerilog、C++、Python、Chisel、Scala等多语言环境。

瞬曜EDA创始人兼CEO傅勇表示，“Chiplet芯时代对国产集成电路行业是一个很好的发展机遇。瞬曜作为数字验证EDA公司，希望有机会和更多 IP 厂商、高校、研究所开放合作，共同推动中国集成电路产业新超越。”